电子设备在使用及设计上的安全性规范不断更新，使得电震隔离器(galvanic isolator)几乎成为所有资料撷取及资料传输系统的必备元件。感应器及致动器内潜藏着危险的高压电，若要将控制系统的低电压电路从中隔离出来，使用数位隔离器是其中一种方法。

 

为了简化隔离系统的PCB设计，本文将说明电容式数位隔离器的基本功能与隔离器在讯号路径中的位置，并且提供能成功设计出电路板的重要建议。

 

基本功能

图1为电容式数位隔离器的简明示意图，其中包含一个高速及一个低速的讯号路径。高速路径(蓝色)传输介于100kbps至150Mbps的讯号，而低速路径(橘色)则传输介于100kbps至DC的讯号。

图1：电容式数位隔离器简明示意图。

 

蓝色路径中处理的高速讯号会被电容式隔离障碍界定为快速暂态，后续的正反器(FF)会接着将暂态转换成与输入讯号同形状、同相位的脉冲，而内部监视计时器(WD)则会检查高速讯号边缘的固定出现次数。对于低频率输入讯号，连续讯号边缘的持续时间会超出监视计时视窗之外，这使得监视计时器必须将输出切换的位置从高速路径(位置1)变换至低速路径(位置2)。

 

低速路径处理的功能元件比高速路径多。由于低频率输入讯号需要隔离障碍才能承受大电容，因此输入讯号被用来对内部震荡器(OSC)的载波频率进行脉冲宽度调变(PWM)。这会创造出够高的频率，以便通过电容障碍。由于输入已经过调整，因此需要低通滤波器(LPF)来移除实际资料的高频率载波，防止此载波传导至输出。

 

讯号链中的位置

数位隔离器分为单通道、双通道、三通道及四通道装置等型制，可用于单向及双向操作。其中的共通点包括：未遵循任何特定介面标淮；使用3V/5V逻辑切换技术；仅能利用电流来隔离数位单端(SE)资料线路。

 

最后一点可说是设计方面的限制，图2显示如何隔离低电压SPI、高电压RS232、差动USB及差动CAN/RS485等多种介面，不过，所有介面都需要将数位隔离器放置在隔离介面的单端3V/5V部分中。

 

图2：数位隔离器必须放置在隔离介面的单端部分中。

 

由于数位隔离器的升高与降低时间为1至2奈秒，所以长讯号线很可能出现讯号反射，原因是长讯号迹线的特性阻抗不符合隔离器输出的来源阻抗。因此，建议将隔离器放置在其对应资料槽与控制器、驱动器、接收器与收发器等资料来源的附近。对于无法做此配置的设计，则必须使用控制的阻抗传输线。

 

PCB设计要点

针对数位电路板，请使用标淮FR-4环氧玻璃做为PCB材质，因为这种材质符合UL94-V0需求，而且相较于低成本的材质，它能够减少高频率下的介电受损、降低湿度吸收、增加强度及硬度，并在可燃性方面提高自行熄灭的能力。

 

为了完成低EMI PCB设计，建议至少使用四层堆迭(图3)，其由上至下的堆迭顺序如下：高速讯号层、接地平面、电源平面及低频率讯号层。

 

图3：建议的四层堆迭。

 

分布在顶层的高速讯号迹线能够确实连接隔离器及对应的驱动器，而且必须将讯号迹线的长度缩短，并避免使用过孔，进而将迹线电感降至最低。

 

在高速讯号层下加入固定接地平面可确实达到接地层及讯号迹线之间的电藕合，这会对传输线路间的相互连接产生控制的阻抗，并且大幅减少电磁干扰(EMI)，而且固定接地平面可以做为回流电流的绝佳低电感路径。

 

在接地平面下加入电源平面，这两个参考平面可额外产生大约100pF/in2的高频率旁路电容。

在底层进行低速控制讯号的布线，这些讯号连结有足够的容限可承受过孔造成的中断，因此可达到更大的弹性。

 

控制的阻抗传输线都是具备特性阻抗Z0的迹线，而Z0深受其形状影响。对于超过15公厘(收发讯号时间为1奈秒)及超过30公厘(收发讯号时间为2奈秒)的迹线，迹线阻抗必须符合隔离器的输出阻抗Z0至rO(图4)，才能将讯号反射降至最低，这称为来源阻抗匹配。

 

图4：来源阻抗匹配：Z0至rO。

 

针对隔离器资料表所示的电压电流输出特性，使用与其相当接近的线性区段，即可决定隔离器的动态输出阻抗r0。根据经验法则，一般的输出阻抗约为70Ω，因此，对于2盎司镀铜的标淮迹线厚度及4.5的FR-4介电来说，宽8公厘、高10公厘并位于接地平面上的迹线可产生必备的70Ω特性阻抗。

 

布线要点

为了维持讯号的完整性及低EMI，下列是几项关于布线的主要建议要点。

 

为了将串音(crosstalk)降至10%以下，务必将讯号迹线彼此隔开，并保持其间距为讯号迹线至接地高度的3倍(d=3h)。由于讯号迹线的回流电流密度如1/[1+(d/h)2]函式所示，因此在密度到达d>3h时便会低到足以避免邻近的迹线出现明显的串音(图5)。

图5：藉由d=3h将串音降至最低。

 

使用45°迹线弯曲(或倒角角隅)而非90°弯曲可维持有效的迹线阻抗，并避免讯号反射。

 

若要在杂讯极大的环境中运作，请将隔离器的未使用致能输入穿过电阻(1kΩ至10kΩ)再连接至适当的参考平面。另外，将高有效(active-high)高致能输入连接至电源平面，并且将低有效输入连接至接地平面。

 

避免使用快速调节的讯号迹线来变换各层，因为过孔电感会增加讯号路径的电感。

 

在隔离器及周围电路之间使用短讯号迹线可避免杂讯夹带的情形。数位隔离器通常会搭配独立的DC/DC转换器，以便供应能跨越隔离障碍的电源。由于隔离器的单端传输讯号对于杂讯夹带相当敏感，所以长讯号线很容易就会夹带邻近DC/DC转换器的切换杂讯。

 

将大量电容(亦即10μF)设置在电压稳压器之类的供电来源附近，或设置在电源进入PCB的位置。

 

在装置中放置较小的0.1μF或0.01μF旁路电容，方法是将电容的电源端直接连接至装置的供电端子，然后穿过过孔连接至Vcc平面。另外，将电容的接地端穿过过孔，然后连接至接地平面(图6)。

 

图6：将旁路电容直接连接Vcc端子。

 

使用多个过孔来连接旁路电容及其他防护装置，例如暂态电压消除器及Zener二极体，可将接地连结的过孔电感降至最低。