系统工程师正受到降低成本和提高电路板可靠性的压力。一个经常被忽视的应对措施是减少为 FPGA、 微处理器和数位讯号处理器进行电源监控而使用的元件数量。

 

新颖的高整合度可编程电源电路将重定产生、看门狗计时器(WDT)和电压监控器 IC 整合在单个元件之中。这种更高水淮的一体化方案有助于降低系统成本，解决了PCB设计人员所关心的可靠性问题。本文探讨了将可编程逻辑， ADC 和 DAC 合并的创新解决方案，它使电源管理功能具有更高的精确性，同时还降低了成本。

 

电源管理的挑战

一个典型的 CPU 电源电路如图一所示。对于典型的 DSP、 FPGA 或微处理器而言，各种电源电压要求为：元件的核心电压为 1.2V、辅助电压和 PLL 电压为 3.3V、 I/O 驱动电压为 1.5V 和 1.8V。常见的供给设计的电压是源于单一的 5V 输入电源，透过一系列 DC-DC转换器提供各种电源电压。为了提供如同单电源印刷电路板一样的可靠性，必须对电路板上的所有电源进行监测，并能产生正确的 CPU 重定信号或电源故障中断信号。

图一 典型的电源管理电路

 

图一所示的电压监控区块是一颗 IC，电源发生故障时，或手动切断电路板的电源，它会发讯号给 CPU。如果任何一个 DC-DC 转换器发生故障，会引起电压升高或降低，超出正常工作电压的范围，这会导致 CPU 不能正常执行程序。

 

对 CPU 而言，一个潜在的最糟糕情况是非挥发性记忆体被改写，使系统无法启动。如果电源发生故障时，能够中断 CPU，那么就能安全地中止当前的任务，为可靠的重新启动保存重要的资讯。

 

许多廉价的电压监控器 IC 通常有一个被忽视的负作用，对于电压变化，监控器的阈值将影响整个系统的容差。图二说明了这种情况，核心电压的规格为 1V +/-5% 。如果 CPU 核心电压低于 0.95V，就要求监控器必须发出一个中断讯号。

 

然而，考虑监控器的阈值精度，电压变化的整个容差降低了。在这个例子中，该监控器的阈值为 0.95V+2%/-3% (0.97V~0.93V)。使用这种监控 IC 时，该阈值应设置成 0.97V ，这就限制了 DC-DC 转换器的容差。

图 2 核心电压规范与监控器阈值的比较

 

图一中的重定发生区块是另一种较常见的离散 IC，当所有电压稳定后，它向 CPU 发出释放重定输入讯号。在所有电源稳定之后，CPU 继续保持重定模式一段时间是常见的情况。例如，Power Good 信号有效后，Intel Atom 处理器期待“脉冲延伸”两个毫秒的复位脉冲。只有到那个时刻，CPU 才开始执行程序。

图一的最后一颗离散 IC 是看门狗计时器。如果主程序没有对监视器进行定期服务，这个计时元件触发系统重定。其目的是将系统从暂停状态恢复为正常运行。

 

提升电源管理的灵活性并降低成本

有各种各样的电源，复位和看门狗计时器应用的需求，因此这些情况已导致元件供应商提供大量的离散数位和混合讯号元件，旨在帮助PCB设计人员应对电源管理的挑战。但是，采用离散式电压监控器、重定和计时器电路会增加印刷电路板布局的复杂性，还会提高成本。

 

由于板级寄生作用和电源的开关，电压波动是正常的电源特性，设计师采用的削减成本的措施之一是使用不太精确、成本更低的电压监控元件。然而，变化超过 1%的廉价监控器阈值会降低系统的电源纹波容差，并导致重定条件比实际需要多。

 

在一些设计中，另一个降低成本的措施是不监测所有的电压幅度，期望在正常工作期间，DC-DC 转换器没有故障。这是另一个例子，虽然降低了成本，可靠性却受到了损害。电路板的变化往往迫使PCB设计人员重新设计电源管理电路，每次设计都要使用各种零组件。

 

使用功能固定的离散 IC 的重新设计，常常意味著要备有更多合格的元件，形成了很大的库存量。

许多电源管理电路设计存在著固有的缺点，因而设计者萌生了将复杂可编程元件与高精度类比电路整合在同一元件上的想法。可编程元件为状态机或布林逻辑描述的各种逻辑时序提供了灵活性。有非常精确的可编程中断点的改进型阈值监控器，使同一晶片可用于更广泛的电源监控应用。总之，可编程的电源管理积体电路可帮助PCB设计人员使具有普遍性的电源管理解决方案标淮化。

 

可编程电源管理 IC 实例

莱迪思半导体的 Power Manager II 是高整合度的产品，而且提升了许多板级监控积体电路的精确性。这些电源管理元件将精密故障监测电路、CPLD 和 ADC/DAC 电路集整合于同一元件中。例如， Power Manager II 中的一个产品可监控多达 6 个电源，并提供 7 个数位输出。使用具有 4 个可编程计时器的可编程逻辑元件区块，该元件可以产生 CPU 重定信号，包括脉冲延伸和电源故障中断信号。

 

7 个输出中的两个可配置成高电压 MOSFET 驱动器，另外 5 个输出可配置成输入。还有两个通用数位输入端，可用于其他控制功能(参考图三 ) 。

图 3 POWR607 结构图
 

这种整合电源 IC 取代了如前所述的三个电压监控器、重定发生器和看门狗计时器电源管理 IC，而且成本较低。在某些情况下，甚至取代两个离散 IC 可能会得到一个更经济的设计。电源管理 IC 的整合性能不但有助于节省时间和经费，而且还可用于多种设计。

 

Power Manager II POWR607 元件的 6 个电压监控器( VMON )都是可以独立可编程的。中断点比较器提供 192 可编程点，整个范围为 0.667V 到 5.811V 。电源关闭之后，每个都提供一个 75mV 零检测选择，以确定电源输出是否已经衰退到无效的情况。当电源关闭时，如果被监测的电压大于中断点设置，每个比较器输出一个逻辑高电平至可编程元件。

 

比较器提供设定点的滞回约 1%，以减少由电路板引入的输入杂讯造成的误触发，以及由于开关电源而引起的正常电源纹波。过电压和欠电压断路点是可编程的，反映了被管理的DSP/FPGA/微控制器的容差。

每颗电压监控器提供了一个数位滤波器，可以延时比较器的输出，以避免假的触发条件。

 

针对 CPU 的看门狗计时器功能提供了一个内置的振盪器和可编程计时器电路，设定时序间隔范围为 32 微秒到 2 秒 。

已经证实 Power Manager II 元件对从事数位系统设计的工程师以及类比电源设计者颇具吸引力，它提供了一个简单的软件可编程界面。一个示意框图可以让设计者用对话方块配置类比区块，一个方程构造器就能够容易地构建复位时序。

 

该元件提供了在系统编程(ISP)的 JTAG 界面，并可支援标淮的 JEDEC 档案格式。 当元件已安装在电路板上时，可透过 ISP 界面对电路的功能进行修改或升级。透过 JTAG 链，它比传统的离散 IC 具备更好的可见度。

 

可重复编程电源管理器的概念有助于加速修改已有的电路板，还能减轻修改新设计的负担。透过对大多数电源管理应用中使用的离散 IC 的整合，可编程电源管理晶片不但提供了更好的灵活性，而且降低了零件材料成本。