随着印刷电路板(PCB)出现新的部分加成法(semi-additive)技术，可让其布线设计(trace)宽度减为一半达到1.25mils水准，因此，可让电路装配密度达到最大。据EETimes网站报导，目前积体电路不断进步已从过去在半导体IC微影制程(Lithography)上，开始转移到PCB制程上。 

 

目前业界最常用的减成法(subtractive)PCB制程，其布线设计宽度容忍公差最小可达到0.5mil以内。分析师指出，布线设计宽度超过3mils以上且讯号边缘率(signal edge rate)相对较低者，虽然0.5mil的变化值不明显，但对较薄的布线设计在阻抗控制上则有明显影响。 

 

首先，PCB制程基本上会先在一或两边覆盖上含铜的基材材料，也就是所谓基材(core)。每家PCB厂商生产用在基板上的铜基板材料与厚度皆不同，因此，绝缘与机械特质也不尽相同。 

 

接着将铜箔与基板材料压合形成基板后，开始在基板上覆盖抗腐蚀剂再进行曝光，接着再将未曝光的抗腐蚀剂与铜在酸槽蚀刻形成布线设计。该作法目的是要让布线设计能形成一道长方形断面，但在酸槽过程中，不仅会侵蚀掉垂直面的铜，其实也会溶解掉部分水平面的布线设计墙面。 

 

在严格控制下的减成法，可让布线设计形成几乎呈25~45度的梯形断面，但若未妥善控制，便会造成布线设计上半部遭过度蚀刻，导致出现上窄下厚的结果。若将经过蚀刻后的布线设计高度与上半部布线设计被侵蚀的深度相比，会得到所谓蚀刻因数(etch factor)，该数值若越大，代表布线设计断面越像长方形。 

 

一旦布线设计能呈长方形，代表其阻抗(Impedance)越能预测，而且可达到几乎垂直角度重复布置，代表电路装配密度可达最高，从讯号完整性角度来看，PCB制造良率也可提高。 

 

同样可达到这种结果的方法，便是部分加成法(semi-additive)。该方法的基板是采用厚度更薄为2或3微米(μm)铜箔压合，之后进行导通孔钻洞并覆盖无电解铜。 

 

接着在特定范围添加抗腐蚀剂以便曝光形成需要的布线设计。经过曝光的区域堆叠后，让留下来的铜进行蚀刻，因此，这种方法基本上与减成法相反。相较减成法采用化学原理，部分加成法布线设计基本上是利用光微影技术(Photolithography)，因此，后者形成的布线设计宽度较符合当初设计。 

 

在极严格公差下，其布线设计宽度可维持1.25mils水准并具备一定水准的阻抗控制。经实测发现，整块PCB板测得的阻抗变化，不会超过0.5ohm，是采减成法的5分之1。 

 

分析指出，具备精准阻抗控制对于达到高速数位系统及微波应用要求不可或缺，这也是透过部分加成法可以达到的。而且其可达到几呈垂直的布线设计特点，更可让电路装配密度达到最大。