将去耦电容直接放在IC封装内可以有效控制EMI并提高信号的完整性，本文从IC内部封装入手，分析EMI的来源、IC封装在EMI控制中的作用，进而提出11个有效控制EMI的PCB设计规则，包括封装选择、引脚结构考虑、输出驱动器以及去耦电容的设计方法等，有助于PCB设计工程师在新的设计中选择最合适的集成电路芯片，以达到最佳EMI抑制的性能。

现有的系统级EMI控制技术包括：

（1）电路封闭在一个Faraday盒中(注意包含电路的机械封装应该密封)来实现EMI屏蔽；

（2）电路板或者系统的I/O端口上采取滤波和衰减技术来实现EMI控制；

（3）现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术严格控制PCB走线和电路板层(自屏蔽)的电容和电感，从而改善EMI性能。

 

EMI控制通常需要结合运用上述的各项技术。一般来说，越接近EMI源，实现EMI控制所需的成本就越小。PCB上的集成电路芯片是EMI最主要的能量来源，因此如果能够深入了解集成电路芯片的内部特征，可以简化PCB和系统级设计中的EMI控制。

PCB板级和系统级的PCB设计工程师通常认为，它们能够接触到的EMI来源就是PCB。显然，在PCB设计层面，确实可以做很多的工作来改善EMI。然而在考虑EMI控制时，PCB设计工程师首先应该考虑IC芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的工艺技术(例如CMOS、ECL、TTL)等都对电磁干扰有很大的影响。本文将着重讨论这些问题，并且探讨IC对EMI控制的影响。

 

1、EMI的来源

数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号频率并不是导致EMI的唯一频率成分。该方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数。计算EMI发射带宽的公式为：F=0.35/Tr

其中：F是频率，单位是GHz；Tr是单位为ns(纳秒)的信号上升时间或者下降时间。

 

从上述公式中不难看出，如果电路的开关频率为50MHz，而采用的集成电路芯片的上升时间是1ns，那么该电路的最高EMI发射频率将达到350MHz，远远大于该电路的开关频率。而如果IC的上升时间为500ps，那么该电路的最高EMI发射频率将高达700MHz。众所周知，电路中的每一个电压值都对应一定的电流，同样每一个电流都存在对应的电压。当IC的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产生电场和磁场，而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百分比，不仅是信号上升时间的函数，同时也取决于对信号源到负载点之间信号通道上电容和电感的控制的好坏，在此，信号源位于PCB板的IC内部，而负载位于其它的IC内部，这些IC可能在PCB上，也可能不在该PCB上。为了有效地控制EMI，不仅需要关注IC芯片自身的电容和电感，同样需要重视PCB上存在的电容和电感。

 

当信号电压与信号回路之间的耦合不紧密时，电路的电容就会减小，因而对电场的抑制作用就会减弱，从而使EMI增大；电路中的电流也存在同样的情况，如果电流同返回路径之间耦合不佳，势必加大回路上的电感，从而增强了磁场，最终导致EMI增加。换句话说，对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制IC封装中电磁场的措施大体相似。正如同PCB设计的情况，IC封装设计将极大地影响EMI。

 

电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的。当IC的输出级发生跳变并驱动相连的PCB线为逻辑“高”时，IC芯片将从电源中吸纳电流，提供输出级所需的能量。对于IC不断转换所产生的超高频电流而言，电源总线始于PCB上的去耦网络，止于IC的输出级。如果输出级的信号上升时间为1.0ns，那么IC要在1.0ns这么短的时间内从电源上吸纳足够的电流来驱动PCB上的传输线。电源总线上电压的瞬变取决于电源总线路径上的电感、吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义：

V=Ldi/dt，

 

其中：L是电流传输路径上电感的值；di表示信号上升时间间隔内电流的变化；dt表示电流的传输时间(信号的上升时间)。

由于IC管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上升时间也在一定程度上取决于IC的工艺技术，因此选择合适的IC就可以在很大程度上控制上述公式中提到的所有三个要素。

 

2、IC封装在电磁干扰控制中的作用

IC封装通常包括：硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片安装在小型的PCB上，通过绑定线实现硅基芯片与焊盘之间的连接，在某些封装中也可以实现直接连接。小型PCB实现硅基芯片上的信号和电源与IC封装上的对应管脚之间的连接，这样就实现了硅基芯片上信号和电源节点的对外延伸。贯穿该IC的电源和信号的传输路径包括：硅基芯片、与小型PCB之间的连线、PCB走线以及IC封装的输入和输出管脚。对电容和电感(对应于电场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏。某些设计特征将直接影响整个IC芯片封装的电容和电感。

 

首先看硅基芯片与内部小电路板之间的连接方式。许多的IC芯片都采用绑定线来实现硅基芯片与内部小电路板之间的连接，这是一种在硅基芯片与内部小电路板之间的极细的飞线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CTE)相近。芯片本身是一种硅基器件，其热胀系数与典型的PCB材料(如环氧树脂)的热胀系数有很大的差别。如果硅基芯片的电气连接点直接安装在内部小PCB上的话，那么在一段相对较短的时间之后，IC封装内部温度的变化导致热胀冷缩，这种方式的连接就会因为断裂而失效。绑定线是一种适应这种特殊环境的引线方式，它可以承受大量的弯曲变形而不容易断裂。

 

采用绑定线的问题在于，每一个信号或者电源线的电流环路面积的增加将导致电感值升高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接，也就是说硅基芯片的连接点直接粘接在PCB的焊盘上。这就要求选择使用一种特殊的PCB板基材料，这种材料应该具有极低的CTE。而选择这种材料将导致IC芯片整体成本的增加，因而采用这种工艺技术的芯片并不常见，但是只要这种将硅基芯片与载体PCB直接连接的IC存在并且在设计方案中可行，那么采用这样的IC器件就是较好的选择。

 

一般来说，在IC封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之间电容是选择集成电路芯片过程的首选考虑。举例来说，小间距的表面贴装与大间距的表面贴装工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的IC芯片，而这两种类型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的IC芯片同任何常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看，小型的封装和更细的间距通常总是代表性能的提高。

 

引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或者是电源与返回路径之间的接近程度，因此要考虑足够多的返回路径。

 

电源和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻分布，而且在这种引线结构中应该分配多个电源和地管脚对。这两方面的特征都将极大地降低电源和地之间的环路电感，有助于减少电源总线上的电压瞬变，从而降低EMI。由于习惯上的原因，现在市场上的许多IC芯片并没有完全遵循上述PCB设计规则，然而IC设计和生产厂商都深刻理解这种设计方法的优点，因而在新的IC芯片设计和发布时IC厂商更关注电源的连接。

 

理想情况下，要为每一个信号管脚都分配一个相邻的信号返回管脚(如地管脚)。实际情况并非如此，即使思想最前卫的IC厂商也没有如此分配IC芯片的管脚，而是采用其它折衷方法。在BGA封装中，一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信号的返回管脚，在这种管脚排列方式下，每一个信号与信号返回路径之间仅相差一个管脚的距离。而对于四方扁平封装(QFP)或者其它鸥翼(gull wing)型封装形式的IC来说，在信号组的中心放置一个信号的返回路径是不现实的，即便这样也必须保证每隔4到6个管脚就放置一个信号返回管脚。需要注意的是，不同的IC工艺技术可能采用不同的信号返回电压。